注意：此页面搜索的是所有试题
题目内容
（河南工业职业技术学院EDA）
在VHDL语言中，下列对时钟边沿检测描述中，错误的是
A.if clk.event and clk=.1.then
B.if falling_edge(clk)then
C.if clk.event and clk=.0.then
D.if clk.stable and not clk=.1.then
A.if clk.event and clk=.1.then
B.if falling_edge(clk)then
C.if clk.event and clk=.0.then
D.if clk.stable and not clk=.1.then
参考答案
