注意：此页面搜索的是所有试题
河南理工大学FPGA 原理与应用
VHDL是在（）年正式推出的。
A.1983
B.1985
C.1987
D.1989
设计输入完成之后，应立即对文件进行（）。 A.编译 B.编辑 C.功能仿真 D.时序仿真
一般把EDA技术的发展分为（）个阶段。 A.2 B.3 C.4 D.5
将设计的系统按照EDA开发软件要求的某种形式表示出来，并送入计算机的过程，称为（）。 A.设计的输入 B.设计的输出 C.仿真 D.综合
设a=1b1′，b=3b101′，c=4b1010′则X={a，b，c}的值的等于（） A.7′b1101100 B.8′b10101011 C.8′b11010101 D.8′b11011010
简述FPGA的结构
WHENELSE条件信号赋值语句和IF_ELSE顺序语句的异同
在VHDL的端口声明语句中，端口方向包括()
函数和过程有什么区别？
EDA设计流程包括设计输入、设计实现、实际设计检验和()四个步骤。
EDA设计输入主要包括图形输入、()和状态机输入。
VHDL的数据对象包括()、常量和信号，它们是用来存放各种类型数据的容器。
VHDL源程序的文件名应与()相同，否则无法通过编译。
下列是EDA技术应用时涉及的步骤：A.原理图/HDL文本输入;B.适配;C.时序仿真;D.编程下载;E.硬件测试;F.综合请选择合适的项构成基于EDA软件的FPGA/CPLD设计流程：A→___F___→___B__→______→D→___E____
一般把EDA技术的发展分为（）个阶段。
设计输入完成之后，应立即对文件进行（）。 A.编译 B.编辑 C.功能仿真 D.时序仿真
一般把EDA技术的发展分为（）个阶段。 A.2 B.3 C.4 D.5
将设计的系统按照EDA开发软件要求的某种形式表示出来，并送入计算机的过程，称为（）。 A.设计的输入 B.设计的输出 C.仿真 D.综合
设a=1b1′，b=3b101′，c=4b1010′则X={a，b，c}的值的等于（） A.7′b1101100 B.8′b10101011 C.8′b11010101 D.8′b11011010
简述FPGA的结构
WHENELSE条件信号赋值语句和IF_ELSE顺序语句的异同
在VHDL的端口声明语句中，端口方向包括()
函数和过程有什么区别？
EDA设计流程包括设计输入、设计实现、实际设计检验和()四个步骤。
EDA设计输入主要包括图形输入、()和状态机输入。
VHDL的数据对象包括()、常量和信号，它们是用来存放各种类型数据的容器。
VHDL源程序的文件名应与()相同，否则无法通过编译。
下列是EDA技术应用时涉及的步骤：A.原理图/HDL文本输入;B.适配;C.时序仿真;D.编程下载;E.硬件测试;F.综合请选择合适的项构成基于EDA软件的FPGA/CPLD设计流程：A→___F___→___B__→______→D→___E____
一般把EDA技术的发展分为（）个阶段。