注意：此页面搜索的是所有试题
佳木斯大学语言治疗学
可编程逻辑器件PLD属于____电路。
·半用户定制
·非用户定制
·自动生成
·全用户定制
VerilogHDL中的always语句中的语句是____语句。
·并行
·顺序
·串行
·顺序或并行
在VerilogHDL模块中,task语句类似高级语言中的____。
·子程序
·变量
·常数
·函数
下面对构造体的三种描述方式叙述不正确的是____。
·RTL描述方式不可综合
·行为描述方式基于系统数学模型
·结构描述方式是进行多层次设计的有力工具
·结构描述方式属于RTL描述方式
用VerilogHDL的assign语句建模的方法一般称为____方法。
·串行赋值
·连续赋值
·函数赋值
·并行赋值
VHDL文本编辑中编译时出现如下的报错信息Error: VHDL syntax error: signal declaratiomust have ‘;’,but found begiinstead. 其错误原因是( )。
· 信号声明缺少分号。
· 错将设计文件存入了根目录,并将其设定成工程。
· 设计文件的文件名与实体名不一致。
· 程序中缺少关键词。
在一个VHDL设计中Idata是一个信号,数据类型为std_logic_vector,下面那个赋值语句是错误的( )。
· idata <= “00001111”;
· idata <= b”0000_1111”;
· idata <= X”AB”;
· idata <= B”21”;
一个项目的输入输出端口是定义在( )。
· 实体中
· 结构体中
· 任何位置
· 进程体
1987标准的VHDL语言对大小写是( )。
· 敏感的
· 只能用小写
· 只能用大写
· 不敏感
关于1987标准的VHDL语言中,标识符描述正确的是( )。
· 下划线可以连用
· 下划线不能连用
· 不能使用下划线
· 可以使用任何字符
符合1987VHDL标准的标识符是( )。
· a_2_3
· a_____2
· 2_2_a
· 2a
不符合1987VHDL标准的标识符是( )。
· a2b2
· a1b1
· ad12
· %50
VHDL语言中信号定义的位置是( )。
· 实体中任何位置
· 实体中特定位置
· 结构体中任何位置
· 结构体中特定位置
变量和信号的描述正确的( )。
· 变量赋值号是:=
· 信号赋值号是:=
· 变量赋值号是<=
· 二者没有区别
关于VHDL数据类型,正确的是( )。
· 数据类型不同不能进行运算
· 数据类型相同才能进行运算
· 数据类型相同或相符就可以运算
· 运算与数据类型无关
·半用户定制
·非用户定制
·自动生成
·全用户定制
VerilogHDL中的always语句中的语句是____语句。
·并行
·顺序
·串行
·顺序或并行
在VerilogHDL模块中,task语句类似高级语言中的____。
·子程序
·变量
·常数
·函数
下面对构造体的三种描述方式叙述不正确的是____。
·RTL描述方式不可综合
·行为描述方式基于系统数学模型
·结构描述方式是进行多层次设计的有力工具
·结构描述方式属于RTL描述方式
用VerilogHDL的assign语句建模的方法一般称为____方法。
·串行赋值
·连续赋值
·函数赋值
·并行赋值
VHDL文本编辑中编译时出现如下的报错信息Error: VHDL syntax error: signal declaratiomust have ‘;’,but found begiinstead. 其错误原因是( )。
· 信号声明缺少分号。
· 错将设计文件存入了根目录,并将其设定成工程。
· 设计文件的文件名与实体名不一致。
· 程序中缺少关键词。
在一个VHDL设计中Idata是一个信号,数据类型为std_logic_vector,下面那个赋值语句是错误的( )。
· idata <= “00001111”;
· idata <= b”0000_1111”;
· idata <= X”AB”;
· idata <= B”21”;
一个项目的输入输出端口是定义在( )。
· 实体中
· 结构体中
· 任何位置
· 进程体
1987标准的VHDL语言对大小写是( )。
· 敏感的
· 只能用小写
· 只能用大写
· 不敏感
关于1987标准的VHDL语言中,标识符描述正确的是( )。
· 下划线可以连用
· 下划线不能连用
· 不能使用下划线
· 可以使用任何字符
符合1987VHDL标准的标识符是( )。
· a_2_3
· a_____2
· 2_2_a
· 2a
不符合1987VHDL标准的标识符是( )。
· a2b2
· a1b1
· ad12
· %50
VHDL语言中信号定义的位置是( )。
· 实体中任何位置
· 实体中特定位置
· 结构体中任何位置
· 结构体中特定位置
变量和信号的描述正确的( )。
· 变量赋值号是:=
· 信号赋值号是:=
· 变量赋值号是<=
· 二者没有区别
关于VHDL数据类型,正确的是( )。
· 数据类型不同不能进行运算
· 数据类型相同才能进行运算
· 数据类型相同或相符就可以运算
· 运算与数据类型无关