注意：此页面搜索的是所有试题
西安交通大学——数字电子技术（高起专）
主从JK触发器Q的状态是在时钟脉冲CP（B ）发生变化。
组合电路分析的结果是要获得（B ）。
组合电路设计的结果一般是要得到（ A）。
1001个“1”连续异或的结果是。
BCD码即842码。
单稳态触发器它有一个稳态和一个暂稳态
二进制数00和二进制代码00都表示十进制数。
构成一个7进制计数器需要3个触发器
函数F连续取00次对偶，F不变。
逻辑变量的取值，比0大。
三态门输出为高阻时，其输出线上电压为高电平。
时序电路不含有记忆功能的器件
位倒T型电阻网络DAC的电阻网络的电阻取值有2种。
约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作，也可当作 0。
主从JK触发器在CP=期间，存在一次性变化。
组合电路分析的结果是要获得（B ）。
组合电路设计的结果一般是要得到（ A）。
1001个“1”连续异或的结果是。
BCD码即842码。
单稳态触发器它有一个稳态和一个暂稳态
二进制数00和二进制代码00都表示十进制数。
构成一个7进制计数器需要3个触发器
函数F连续取00次对偶，F不变。
逻辑变量的取值，比0大。
三态门输出为高阻时，其输出线上电压为高电平。
时序电路不含有记忆功能的器件
位倒T型电阻网络DAC的电阻网络的电阻取值有2种。
约束项就是逻辑函数中不允许出现的变量取值组合，用卡诺图化简时，可将约束项当作，也可当作 0。
主从JK触发器在CP=期间，存在一次性变化。