注意：此页面搜索的是所有试题
河南理工大学FPGA 原理与应用
[论述题,10分] 下面程序描述了一个返回两个数中的最大值的函数。试补充完整。 空（ 1） [3：0] max; 空（ 2） [3：0] a，b; begin if ( 空（ 3）) max=a; else max=b; 空（ 4） 空（ 5）
[论述题,10分] （ 1）Gen_clock1 (clock_pshift ，clock1) ; output clock_pshift ，clock1; reg clock1; wire clock_pshift; 空（ 2） T=20; parameter pshift=2; 空（ 3） clock1 =0; always # (T/2) clock1=~clock1; 空（ 4）#PSHIFT clock_pshift=clock1; 空（ 5）
[论述题,10分] 用下面测试平台对 mux21u1 二选一选择器进行测试，试补充完整。 空（ 1）1ns/100ps Module 空（ 2）; reg A，B； reg SEL； wire C ； mux21u1 ( .a(A) ，.b(B) ， .sel (SEL) ， .c(C)); 空（ 3） begin A = 0; B = 0; SEL = 0; #10 begin A=1;B=0;SEL=0; end #10 begin A=0;B=0;SEL=1;end #10 $空（ 4）; end 空（ 5）
[论述题,10分] 下面程序 4 位计数器的 Verilog HDL 描述，试补充完整。 空（ 1）count4(out ,reset,clk) output[3 ：0] out; 空（ 2）reset,clk; reg[3：0] out; 空（ 3）@(posedge clk) 空（ 4） if(reset) out<=0; else out<=out+1; end 空（ 5）
[论述题,10分] （ 1）Gen_clock1 (clock_pshift ，clock1) ; output clock_pshift ，clock1; reg clock1; wire clock_pshift; 空（ 2） T=20; parameter pshift=2; 空（ 3） clock1 =0; always # (T/2) clock1=~clock1; 空（ 4）#PSHIFT clock_pshift=clock1; 空（ 5）
[论述题,10分] 用下面测试平台对 mux21u1 二选一选择器进行测试，试补充完整。 空（ 1）1ns/100ps Module 空（ 2）; reg A，B； reg SEL； wire C ； mux21u1 ( .a(A) ，.b(B) ， .sel (SEL) ， .c(C)); 空（ 3） begin A = 0; B = 0; SEL = 0; #10 begin A=1;B=0;SEL=0; end #10 begin A=0;B=0;SEL=1;end #10 $空（ 4）; end 空（ 5）
[论述题,10分] 下面程序 4 位计数器的 Verilog HDL 描述，试补充完整。 空（ 1）count4(out ,reset,clk) output[3 ：0] out; 空（ 2）reset,clk; reg[3：0] out; 空（ 3）@(posedge clk) 空（ 4） if(reset) out<=0; else out<=out+1; end 空（ 5）