注意：此页面搜索的是所有试题
西安交通大学——数字电子技术
主从JK触发器在CP=1期间，存在一次性变化。
主从RS触发器在CP=1期间，R、S之间不存在约束。
(95)H表示（D ）。
“或非”逻辑运算结果为“0”的条件是该或项的变量（C ）。
“与非”逻辑运算结果为“0”的条件是该与项的变量（B ）。
0-4线优先编码器允许同时输入（ D）路编码信号。
555构成的多谐振荡器电路中，当R=R2时，欲使输出占空比约为50%，最简单的办法是（B ）。
555构成的多谐振荡器中，还可通过改变（C ）端电压值使振荡周期改变。
74LS38有（B ）个译码输入端。
842BCD码0000表示的十进制数是（ C）。
DAC单位量化电压的大小等于Dn为（A ） 时，DAC输出的模拟电压值。
FPGA比较适合用在以（ C）的数字系统。
N变量的卡诺图中任一最小项应当有（B ）相邻块。
n位DAC最大的输出电压uOmax为（ A）UD。
主从RS触发器在CP=1期间，R、S之间不存在约束。
(95)H表示（D ）。
“或非”逻辑运算结果为“0”的条件是该或项的变量（C ）。
“与非”逻辑运算结果为“0”的条件是该与项的变量（B ）。
0-4线优先编码器允许同时输入（ D）路编码信号。
555构成的多谐振荡器电路中，当R=R2时，欲使输出占空比约为50%，最简单的办法是（B ）。
555构成的多谐振荡器中，还可通过改变（C ）端电压值使振荡周期改变。
74LS38有（B ）个译码输入端。
842BCD码0000表示的十进制数是（ C）。
DAC单位量化电压的大小等于Dn为（A ） 时，DAC输出的模拟电压值。
FPGA比较适合用在以（ C）的数字系统。
N变量的卡诺图中任一最小项应当有（B ）相邻块。
n位DAC最大的输出电压uOmax为（ A）UD。