注意：此页面搜索的是所有试题
河南工业职业技术学院EDA
VHDL语言共支持四种常用库，其中（ ）库是用户的VHDL设计现行工作库
MAXPLUSII中原理图的后缀是（ ）
EPF10K20TC144-4具有（ ）个管脚。
在EDA中，ISP的中文含义是（ ）
执行MAX+PLUSII的（ ）命令，可以对设计的电路进行下载
在VHDL中，PROCESS本身是（ ）语句
CPLD
DFT
EAB
在VHDL中,可以用语句（ ） 表示检测clock下降沿。
在VHDL中，语句”FOR I IN 0 TO 7 LOOP ”定义循环次数为（ ）次
在VHDL中，PROCESS结构内部是由（ ）语句组成的。
执行MAX+PLUSII的（ ）命令，可以对设计的电路进行仿真。
执行MAX+PLUSII的（ ）命令，可以对设计的电路进行编译。
说明GAL是怎样实现可编程组合电路与时序电路的?
MAXPLUSII中原理图的后缀是（ ）
EPF10K20TC144-4具有（ ）个管脚。
在EDA中，ISP的中文含义是（ ）
执行MAX+PLUSII的（ ）命令，可以对设计的电路进行下载
在VHDL中，PROCESS本身是（ ）语句
CPLD
DFT
EAB
在VHDL中,可以用语句（ ） 表示检测clock下降沿。
在VHDL中，语句”FOR I IN 0 TO 7 LOOP ”定义循环次数为（ ）次
在VHDL中，PROCESS结构内部是由（ ）语句组成的。
执行MAX+PLUSII的（ ）命令，可以对设计的电路进行仿真。
执行MAX+PLUSII的（ ）命令，可以对设计的电路进行编译。
说明GAL是怎样实现可编程组合电路与时序电路的?