注意：此页面搜索的是所有试题
题目内容
（武汉科技大学会计学）
10、在 Verilog 中定义了宏名`define sum a+b+c 下面宏名引用正确的是（ ） A、out=’sum+d; B、out=sum+d
C、out=`sum+d; D、都正确
C、out=`sum+d; D、都正确
参考答案
