注意：此页面搜索的是所有试题
题目内容
（武汉科技大学会计学）
1.Verilog 的基本设计单元是 。它是由两部分组成，一部分 ；另一部
分 ，即定义输入是如何影响输出的。
分 ，即定义输入是如何影响输出的。
参考答案
