注意：此页面搜索的是所有试题
题目内容
（河南工业职业技术学院EDA）
在VHDL 中，用语句（ ）表检测clock的上升沿
A.clock’EVENT
B.clock’EVENT AND clock=1
C.clock=‘1’
D.clock’EVENT AND clock=’0’
A.clock’EVENT
B.clock’EVENT AND clock=1
C.clock=‘1’
D.clock’EVENT AND clock=’0’
参考答案
