注意:此页面搜索的是所有试题
在VHDL语言中,下列对时钟边沿检测描述中,错误的是____。
·ifclk’eventandclk=‘0’then
·ifclk’stableandnotclk=‘1’then
·iffalling_edge(clk)then
·ifclk’eventandclk=‘1’then

参考答案