注意：此页面搜索的是所有试题
题目内容
（河南理工大学FPGA 原理与应用）
[填空题,4分] HDL综合器就是逻辑综合的过程，把可综合的VHDL/VerilogHDL转化成硬件电路时，包含了三个过程，分别是（）、（）、（）。
参考答案
