注意：此页面搜索的是所有试题
题目内容
（河南理工大学FPGA 原理与应用）
在VHDL语言中，下列对时钟边沿检测描述中，错误的是()。
A.ifclk’eventandclk=‘1’then
B.iffalling_edge(clk)then
C.ifclk’eventandclk=‘0’then
D.ifclk’stableandnotclk=‘1’then2
A.ifclk’eventandclk=‘1’then
B.iffalling_edge(clk)then
C.ifclk’eventandclk=‘0’then
D.ifclk’stableandnotclk=‘1’then2
参考答案
