注意：此页面搜索的是所有试题
题目内容
（河南理工大学FPGA 原理与应用）
在VHDL中,可以用语()表示检测clock下降沿。
A.clock’event
B.clock’eventandclock=’1’
C.clock=’0’
D.clock’eventandclock=’0’
A.clock’event
B.clock’eventandclock=’1’
C.clock=’0’
D.clock’eventandclock=’0’
参考答案
