注意：此页面搜索的是所有试题
题目内容 （河南理工大学FPGA 原理与应用）
在VHDL的FOR_LOOP语句中的循环变量是一个临时变量，属于LOOP语句的局部量，()事先声明。
A.必须
B.不必
C.其类型要
D.其属性要

参考答案

随机试卷
毛泽东思想和中国特色社会主义理论体系概论
平顶山学院-工商管理(专升本)-消费者行为学(专升本)
河南农业大学种子检验与检疫
辽宁师范大学- 中国教育史(专升本)
平顶山学院-市场营销-国际贸易理论与实务（专升本）
乐山师范学院声乐
平顶山学院-机械电子工程-机械制造装备设计
运动解剖学
安徽工业大学-基础会计学
南阳师范学院-法律与道德