注意：此页面搜索的是所有试题
题目内容
（河南理工大学FPGA 原理与应用）
在VHDL的FOR_LOOP语句中的循环变量是一个临时变量，属于LOOP语句的局部量，()事先声明。
A.必须
B.不必
C.其类型要
D.其属性要
A.必须
B.不必
C.其类型要
D.其属性要
参考答案
